集成電路測(cè)試方法研究(80頁(yè))
目錄
摘要
序言
1.1 背景及其意義
1.2 國(guó)內(nèi)外研究現(xiàn)狀
1.3 本文的主要內(nèi)容
2 集成電路可測(cè)試性設(shè)計(jì)的基本概念
2.1 DFT 的基本概念
2.2 DFT 的常用方法
2.3 系統(tǒng)芯片與IP 核
2.4 自動(dòng)測(cè)試設(shè)備(ATE)
2.5 集成電路可測(cè)試性設(shè)計(jì)的挑戰(zhàn)
3 邊界掃描測(cè)試方法
3.1 邊界掃描基本狀況
3.2 IEEE Std 1149.1
3.3 IEEE Std 1149.4
3.4 IEEE Std 1149.5
3.5 IEEE Std 1149.6
3.6 邊界掃描測(cè)試的發(fā)展前景
3.7 本章小結(jié)
4 全掃描可測(cè)試性實(shí)現(xiàn)方法
4.1 為什么需要掃描測(cè)試
4.2 可掃描單元類型
4.3 如何提高故障覆蓋率
4.4 一個(gè)實(shí)現(xiàn)實(shí)例
4.5 本章小結(jié)
5 集成電路的低功耗DFT方法
5.1 測(cè)試模式下功耗比較高的原因
5.2 基于掃描設(shè)計(jì)的低功耗DFT 方法
5.3 基于非掃描設(shè)計(jì)的低功耗DFT 方法
5.4 本章小結(jié)
6 測(cè)試調(diào)度問(wèn)題
6.1 為測(cè)試調(diào)度問(wèn)題建立數(shù)學(xué)模型
6.2 解析測(cè)試基準(zhǔn)電路ITC’02
6.3 測(cè)試調(diào)度算法
6.4 實(shí)驗(yàn)數(shù)據(jù)的構(gòu)造
6.5 實(shí)驗(yàn)結(jié)果與分析
6.6 本章小結(jié)
7 總結(jié)與展望
7.1 總結(jié)
7.2 本文的創(chuàng)新點(diǎn)
7.3 展望
參考文獻(xiàn)
附錄1 一個(gè)測(cè)試基準(zhǔn)舉例
下載該資料的還下載
相關(guān)資料
相關(guān)評(píng)論
您的評(píng)論: 推薦
發(fā)表評(píng)論 可以輸入500字