刻蝕天線效應(yīng)（Antenna Effect），全稱 等離子體誘導(dǎo)柵氧化層損傷（Plasma Induced Gate Oxide Damage, PIGD），是半導(dǎo)體制造（特別是先進工藝）中，由等離子刻蝕引起的一種常見可靠性問題，會直接導(dǎo)致芯片良率下降。
一、核心原理與成因
在芯片制造的等離子刻蝕（干法刻蝕）階段：
電荷收集：暴露的金屬線或多晶硅（Poly）如同 “天線”，會持續(xù)吸收等離子體中的帶電粒子（離子 / 電子），導(dǎo)致電位急劇升高。
電荷累積：累積的電荷量與導(dǎo)體暴露在等離子中的表面積成正比。
柵氧擊穿：若該導(dǎo)體直接連接到 MOS 管的柵極（Gate），高電壓會施加在極薄的柵氧化層（Gate Oxide）上。當電場超過擊穿強度（~10? V/cm），柵氧會被永久性擊穿，造成器件失效。
二、關(guān)鍵評估指標：
天線比率（Antenna Ratio, AR）晶圓廠（Foundry）通過天線比率約束來量化風險：
規(guī)則：比率越大，風險越高。通常工藝限制在 200~500:1 不等。
本質(zhì)：確保收集的電荷能被柵氧安全泄放，不形成致命高壓。
三、主要危害
即時失效：柵氧硬擊穿，芯片無法工作。
潛在損傷（軟擊穿）：柵氧出現(xiàn)漏電、閾值電壓（Vt）漂移，導(dǎo)致器件性能下降、壽命縮短、可靠性變差。
工藝敏感：先進制程（FinFET 及以下） 風險劇增 —— 因柵氧更薄、金屬層數(shù)更多、線寬更細。
四、主流修復(fù)與預(yù)防方法
1. 跳線法（Jumper / Metal Jump）
原理：斷開長直金屬，用高層金屬（如 M2）通過通孔 “跳” 過，縮短直接連柵的低層金屬長度，減小電荷收集面積。
要點：必須向上層跳線（因工藝是自下而上制造，下層刻蝕時上層未形成）。
2. 插入反偏二極管（Antenna Diode）
原理：在連接柵極的線上，插入一個反向偏置的二極管（接 N 阱或 P 阱）。正常工作時二極管截止不影響電路；刻蝕充電時，二極管正向?qū)?，將積累的電荷泄放到襯底。
適用：無法跳線（如頂層金屬）或需嚴格控制信號延遲的場景。
3. 拆分與緩沖（Buffer Insertion）
在長線上插入緩沖器（Buffer），增加連接的柵極總面積，從而降低天線比率。
將長線分割為多段，每段分別連接不同柵，分散電荷風險。
4.采用保護環(huán)（Guard Ring）
Guard Ring 是在版圖上圍繞敏感器件畫一圈 “保護圈”，用來疏導(dǎo)電荷、屏蔽電場。
典型用法
圍繞 IO 器件、高壓器件、柵極敏感器件畫一圈保護環(huán)
保護環(huán)接到襯底或深 NWell，形成低阻泄放路徑
5. 工藝級保護
使用等離子體電荷中和技術(shù)。
在干法刻蝕、PVD、CVD 等等離子工藝腔里，等離子體本身會產(chǎn)生大量不平衡電荷（正離子 / 電子），這些電荷打在金屬線上就會充電。
工藝上會通過：
偏置功率調(diào)節(jié)
靜電屏蔽結(jié)構(gòu)，如法拉第屏蔽罩 （Faraday Shield）
電子槍 / 中和器
脈沖等離子、低損傷刻蝕工藝
讓腔體內(nèi)電荷更平衡，減少金屬表面的凈電荷積累。
刻蝕天線效應(yīng)是制造過程中的暫時性現(xiàn)象（芯片出廠通電后不再發(fā)生），但破壞力極強。它是數(shù)字 IC 后端設(shè)計（P&R）的核心檢查項（Antenna Check），必須通過跳線、加二極管等方案嚴格規(guī)避，是保障先進工藝芯片良率的關(guān)鍵環(huán)節(jié)。
京公網(wǎng)安備11010802046783號
