我們把芯片比作一棟高度自動化的智能大樓。當整棟大樓突然來電，它不可能“啪”一下全部系統(tǒng)同時啟動，否則一定會混亂、死機甚至損壞設備。芯片也是一樣。芯片從“斷電休眠”到“穩(wěn)定運行程序”，必須按嚴格順序完成五個階段：
啟動值班室
復位清零
啟動時鐘
校準外設
加載程序
順序不能亂，每一步都有底層硬件邏輯支撐。下面我們逐層深入講清楚。
第一步：先通“應急電”—給大樓值班室供電—Always-On 域上電（AON Power Domain）
1.1 從“大樓模型”再升級一次
在真正的大型智能樓宇中，電力系統(tǒng)通常分層：
1. 應急供電（保安室、消防、監(jiān)控）
2. 核心控制室
3. 辦公區(qū)
4. 空調、電梯等高功率設備
哪怕整棟樓進入“夜間休眠模式”，保安室、消防監(jiān)控系統(tǒng)依然必須全天候運行。
芯片也是如此。它并不是“一整塊硅一起上電”，而是被劃分成多個電源域（Power Domain）。其中最重要的，就是：Always-On Domain（AON域）
1.2 什么是 Always-On 域？
在現(xiàn)代芯片（尤其是 MCU / SoC）內部，常見的電源劃分有：
AON域（Always-On）
Core域（CPU核心）
Peripheral域（外設）
Memory域
高功率域（GPU、DSP等）
其中 AON 域負責：
電源檢測（Power Detector）
電壓監(jiān)控（Brown-Out Detector）
上電復位（POR）
喚醒控制邏輯
低功耗RTC
看門狗
電源開關控制邏輯
一句話總結：AON 域是芯片的“生命維持系統(tǒng)”。
1.3 為什么必須先上 AON 域？
因為——芯片在剛接電時，處于完全無序狀態(tài)。這時必須有一個“最小系統(tǒng)”來完成：
檢測電壓是否安全
判斷是否允許釋放復位
控制后續(xù)電源域開啟順序
防止過壓或欠壓損壞
如果沒有 AON：
沒人判斷電壓穩(wěn)不穩(wěn)
沒人控制主電源開關
芯片會隨機啟動
極易燒毀
1.4 電壓是如何“慢慢升起來”的？
你提到一個非常關鍵的詞：上電斜率（Power Ramp Rate）這是電源設計中的核心指標。
什么是上電斜率？
上電不是“瞬間到 3.3V”。真實情況是：電壓從 0V → 緩慢上升 → 達到穩(wěn)定值。這個上升曲線叫：電源上升曲線（Power Ramp Curve），斜率定義為：dV/dt
單位通常是：mV/µs V/ms
為什么不能“猛沖”？類比升級：如果你給一個氣球瞬間充滿高壓氣體：
橡膠來不及均勻擴張
局部應力過大
直接爆裂
芯片內部的 MOS 晶體管也是如此。
1.5 物理層面到底會發(fā)生什么？
當電壓突然猛沖：
1) 柵氧擊穿風險-CMOS晶體管內部有極薄的柵氧層。如果電壓上升過快：
局部電場劇烈變化
產生瞬態(tài)高壓
可能導致柵氧損傷
這是不可逆損傷。
2) 閂鎖效應（Latch-Up）
快速上升電壓可能觸發(fā)：
寄生雙極型晶體管結構
形成導通通道
芯片內部短路
嚴重時：芯片直接燒毀
3) 電源沖擊電流（Inrush Current）
上電瞬間：
片內大量電容充電
瞬間電流巨大
產生壓降
電源不穩(wěn)定
會導致：
電壓振蕩
多次復位
系統(tǒng)抖動
1.6 AON 域內部到底做了什么？
在電壓慢慢上升過程中：
階段 1：低壓區(qū)（不可用）
所有數字邏輯無效
AON模擬比較器開始工作
階段 2：接近閾值
電壓檢測電路開始判斷是否超過門限
POR電路開始計時
階段 3：穩(wěn)定區(qū)
當電壓超過設定閾值（比如 90% VDD）：
延時電路開始計時
等待電壓徹底穩(wěn)定
生成復位釋放信號
這個延時通常：
幾十微秒
或幾毫秒
1.7 為什么要“延時確認” ？
因為電壓達到3.3V并不代表穩(wěn)定?？赡艽嬖冢?/span>
電源紋波
電源抖動
上升過沖
所以芯片通常要求：電壓穩(wěn)定一段時間后才允許系統(tǒng)啟動
1.8 AON 域是如何“控制全局”的 ？
AON 域內部有：
電源開關控制器
Power Gating 單元
時鐘門控邏輯
Reset 管理模塊
它像一個總調度員：
檢查電壓
釋放復位
打開核心電源域
打開外設域
控制休眠與喚醒
1.9 如果 AON 域出問題會怎樣？
后果極其嚴重：
芯片無法啟動
無限復位循環(huán)
喚醒失效
休眠無法進入
電源異常燒毀
因此在芯片設計中：AON 域通常使用更保守、更可靠的工藝和設計。
1.10 從系統(tǒng)級角度看這一步的本質
第一步不是“開電”。而是：建立一個最小控制系統(tǒng)，確保后續(xù)啟動是安全、有序、可控的。這就像：在黑暗中點亮一盞小燈，確認一切安全之后，才慢慢打開整棟樓的燈光。
1.11 工程實踐中的真實問題
真實產品中常見問題：
電源斜率太慢→ 芯片誤判
電源斜率太快→ 復位異常
電源紋波太大→ 無限重啟
電源掉壓→ 進入Brown-Out Reset
很多“開機偶發(fā)死機”的根本原因：都不是程序問題，而是電源啟動時序問題。
1.12 本步驟的終極總結
第一步的真正含義是：
|
層級
|
本質
|
|
電氣層
|
電壓建立
|
|
模擬層
|
電壓比較
|
|
時序層
|
延時確認
|
|
邏輯層
|
生成復位
|
|
架構層
|
建立最小控制系統(tǒng)
|
一句話：AON 域不是“開機”，而是“讓開機這件事變得安全”。
第二步：拉響“起床鈴”——復位信號讓芯片“清空記憶”（Reset Phase）
2.1 從大樓模型再升級
大樓恢復供電后：
電梯停在哪層？未知
門禁狀態(tài)？未知
空調是開是關？未知
監(jiān)控系統(tǒng)是否在報警？未知
這時候必須按下：“全樓系統(tǒng)復位鍵”否則每個子系統(tǒng)都在未知狀態(tài)下運行。
芯片也一樣。
2.2 為什么“剛上電”一定是混亂的？
很多人以為：上電 = 從0開始,實際上完全不是。當電壓從0 V慢慢升高時：
晶體管在“亞閾值區(qū)”就已經開始導通
數字邏輯可能半工作
觸發(fā)器可能誤翻轉
寄存器可能被隨機充電
這就導致：所有寄存器內容是隨機的。這不是“可能”，而是必然隨機。
2.3 什么是 RESET（復位）？
復位本質上是：強制所有狀態(tài)機回到確定的初始狀態(tài)。在電路層面：
觸發(fā)器被強制置0或置1
程序計數器被強制指向固定地址
中斷標志被清零
外設寄存器恢復默認值
2.4 芯片內部有哪些復位類型？
現(xiàn)代芯片通常有多種復位源：
1) Power-On Reset（上電復位）
自動產生
當電壓達到閾值時觸發(fā)
用于首次啟動
2) 外部引腳復位（RESET Pin）
由外部電路控制
常接按鍵或監(jiān)控芯片
可以手動重啟
3) Brown-Out Reset（欠壓復位）
電壓跌落時觸發(fā)
防止系統(tǒng)在低壓下亂跑
4) 看門狗復位（Watchdog Reset）
程序卡死時觸發(fā)
自動重啟系統(tǒng)
2.5 復位信號在電路里到底做了什么？
芯片內部的每個觸發(fā)器（Flip-Flop）通常有：
時鐘輸入
數據輸入
輸出Q
復位端（Reset）
當 RESET 被拉低（或拉高，視設計而定）時：不管時鐘和數據是什么，觸發(fā)器強制輸出固定值。這叫：異步復位（Asynchronous Reset）它不依賴時鐘。
2.6 為什么要“異步復位” ？
因為剛上電時：
時鐘可能還沒穩(wěn)定
主系統(tǒng)還沒運行
如果復位還依賴時鐘，就等于：還沒醒就要求按節(jié)拍動作。不可能。所以：復位必須是優(yōu)先級最高的信號。
2.7 復位釋放為什么必須等電壓穩(wěn)定？
這是提到的關鍵細節(jié)，
情況一：電壓未穩(wěn)定就釋放復位
可能發(fā)生：
某些觸發(fā)器已經正常工作
某些還在亞穩(wěn)態(tài)
有的寄存器復位成功
有的沒成功
結果：芯片進入“部分混亂狀態(tài)”這比完全不啟動更危險。
情況二：電壓抖動時釋放復位
可能導致：
復位信號多次觸發(fā)
系統(tǒng)反復進入/退出復位
程序剛跑幾條指令又被打斷
表現(xiàn)為：
上電死機
偶發(fā)錯誤
玄學問題
2.8 什么是“復位延時”？
為了避免上述問題，芯片內部通常會：
1. 電壓達到閾值
2. 啟動內部延時計數器
3. 等待一段時間（比如100µs）
4. 再釋放RESET
這個延時保證：
電壓完全穩(wěn)定
時鐘已經開始振蕩
內部偏置電路建立完成
2.9 從時序角度看復位
一個典型啟動順序是：
電壓上升
↓
超過POR閾值
↓
內部延時開始
↓
復位信號保持有效
↓
延時結束
↓
復位釋放
↓
CPU開始取指
如果把順序打亂：系統(tǒng)就會進入未知狀態(tài)。
2.10 復位不僅僅是“清零”
更深一層講：復位的本質是：建立“確定的初始狀態(tài)空間”,數字系統(tǒng)運行依賴狀態(tài)機。狀態(tài)機如果從未知狀態(tài)啟動：就可能進入非法狀態(tài)。復位的作用就是：把狀態(tài)機強制拉回合法狀態(tài)0。
2.11 CPU層面復位時發(fā)生什么？
當復位釋放瞬間：
1. 程序計數器（PC）被設置為固定地址
2. 棧指針（SP）加載默認值
3. 中斷系統(tǒng)關閉
4. Cache關閉
5. MMU關閉（如有）
然后：CPU從“復位向量地址”開始執(zhí)行第一條指令。這個地址通常在：
ROM
或Flash起始地址
2.12 類比升級理解
如果沒有復位：就像：
有的電梯停在7樓
有的停在地下室
有的卡在半空
有的控制器還在執(zhí)行昨天的指令
然后突然宣布：“開始營業(yè)！”后果可想而知。
2.13 為什么復位信號優(yōu)先級最高？
在芯片邏輯中：RESET通常擁有最高優(yōu)先級。哪怕：
時鐘在跑
數據在傳輸
程序在執(zhí)行
只要復位有效：一切停止，強制回零。這是一種：硬件級“絕對控制權”
2.14 工程中常見復位問題
真實產品中常見：
外部復位電路設計不合理
上電斜率太慢導致POR誤觸發(fā)
復位釋放時間不夠
復位信號過于陡峭產生毛刺
這些都會導致：“偶現(xiàn)死機”、“上電不穩(wěn)定”、“必須按兩次開機鍵”，很多軟件工程師誤以為是程序問題，實際上是復位時序問題。
2.15 本階段的本質總結
|
層級
|
本質
|
|
物理層
|
消除隨機電荷影響
|
|
電路層
|
強制觸發(fā)器進入確定狀態(tài)
|
|
邏輯層
|
重置狀態(tài)機
|
|
架構層
|
建立可預測運行起點
|
一句話總結：復位不是“清零”，而是“消滅不確定性”。
第三步：啟動“心跳”—時鐘模塊給芯片“定節(jié)奏”（Clock Enable / Clock Startup）
3.1 為什么說時鐘是“心跳”？
在數字電路中，一切計算本質都是：在某個時間點，把數據從一個觸發(fā)器送到下一個觸發(fā)器。這個“時間點”由誰決定？——時鐘信號。沒有時鐘：
CPU不執(zhí)行指令
寄存器不更新
總線不傳輸
定時器不計數
外設不工作
芯片就像：有身體、有器官、但沒有心跳。
3.2 什么是時鐘信號？
時鐘是一個周期性翻轉的方波信號：0 → 1 → 0 → 1 → 0 → 1
每一次上升沿（或下降沿）：
觸發(fā)器采樣數據
狀態(tài)機跳轉狀態(tài)
指令執(zhí)行推進一步
如果頻率是 1 GHz：意味著：每秒執(zhí)行 10億次狀態(tài)更新。
3.3 CRG（Clock & Reset Generator）到底做什么？
CRG 是：芯片的“節(jié)奏總指揮”。它負責：
1. 啟動基礎振蕩源
2. 產生不同頻率
3. 分發(fā)到不同模塊
4. 控制時鐘開關
5. 管理復位同步
可以理解為：全芯片的節(jié)拍調度中心。
3.4 時鐘從哪里來？
時鐘不是憑空出現(xiàn)的。芯片常見的時鐘來源有：
|
類型
|
特點
|
適合場景
|
|
內部 RC 振蕩器
|
• 啟動快（幾微秒）
• 精度低
• 受溫度影響大
|
• 上電初期
• 低功耗運行
|
|
外部晶振（Crystal Oscillator）
|
• 精度高
• 穩(wěn)定性好
• 啟動慢（幾毫秒）
|
• 正常運行
• 通信協(xié)議
|
|
PLL（鎖相環(huán)）
|
• 把低頻放大為高頻
• 可以達到 GHz 級
• 需要穩(wěn)定輸入
|
• 高性能運行
• CPU/GPU 高速工作
|
3.5 為什么必須“低頻熱身”？
這是關鍵點，我們深入講。
1) 物理層原因：振蕩器需要穩(wěn)定時間
晶振啟動時：
晶體內部需要建立機械振蕩
振幅逐漸增大
電路需要鎖定頻率
這個過程叫：起振時間（Startup Time），如果剛起振就使用：頻率可能漂移。
2) PLL 需要“鎖定時間”
PLL本質是一個反饋控制系統(tǒng)。它需要：
比較輸入頻率
調整內部壓控振蕩器
達到相位一致
這個過程叫：Lock Time，在鎖定前：輸出頻率不穩(wěn)定。
3) 電源還未完全穩(wěn)定
高頻運行時：功耗公式：P∝C⋅V2⋅f
頻率越高→ 功耗越大。如果剛上電就跑GHz：
電流瞬間增加
電源可能塌陷
觸發(fā)Brown-Out
4) 電路需要“建立偏置”
模擬電路（如放大器、PLL）需要：
偏置電流穩(wěn)定
電容充電完成
電壓達到穩(wěn)態(tài)
低頻運行更安全。
3.6 典型時鐘啟動順序
一個標準啟動流程如下：
1.上電
2.AON域啟動
3.啟動內部RC時鐘（比如 20MHz）
4.CPU用低頻運行
5.啟動外部晶振
6.等待晶振穩(wěn)定
7.啟動PLL
8.等待PLL鎖定
9.切換系統(tǒng)主時鐘到PLL
10.提升到高頻模式
3.7 時鐘切換為什么不能亂？
如果在PLL未鎖定時切換：
時鐘會跳變
可能丟周期
產生毛刺
CPU跑飛
因此時鐘切換通常是：無毛刺切換（Glitch-Free Switching）
通過：
多路選擇器
同步邏輯
兩級鎖存
實現(xiàn)安全切換。
3.8 什么是“時鐘門控”？
不是所有模塊都一直需要時鐘。CRG 會：
關閉未使用模塊的時鐘
減少動態(tài)功耗
這叫：Clock Gating，例如：
未使用的SPI模塊
未開啟的ADC
其時鐘會被關閉。這也是現(xiàn)代芯片低功耗設計核心技術之一。
3.9 為什么高頻意味著風險？
高頻意味著：
更快的數據翻轉
更高的瞬時電流
更強的電磁干擾
更高溫度
如果一開始就高速運行：就像剛醒就全速沖刺。可能出現(xiàn)：
時序違例
供電噪聲
熱沖擊
3.10 從時序角度理解“心跳”
CPU執(zhí)行一條指令，需要多個周期。每個周期：
取指
譯碼
執(zhí)行
寫回
如果時鐘過快：數據還沒穩(wěn)定，下一個時鐘沿已經到來。這叫：建立時間違例（Setup Violation）直接導致錯誤。
3.11 類比再升級一次
如果大樓：剛恢復供電，就立刻：
電梯全速運行
所有空調最大功率
生產線滿載
結果很可能：
變壓器過載
電網波動
系統(tǒng)跳閘
所以必須：慢慢起步。
3.12 時鐘啟動階段的本質
從更高層看：前兩步建立的是“安全秩序”。第三步建立的是：時間秩序。數字世界不是靠空間組織，而是靠時間組織。沒有統(tǒng)一節(jié)奏：系統(tǒng)無法協(xié)同。
|
層級
|
本質
|
|
物理層
|
振蕩建立
|
|
模擬層
|
PLL鎖定
|
|
電路層
|
時鐘分發(fā)
|
|
時序層
|
建立統(tǒng)一節(jié)拍
|
|
功耗層
|
控制電流沖擊
|
|
架構層
|
讓CPU開始推進
|
一句話總結：時鐘不是“加速器”，而是“秩序發(fā)生器”。
第四步：“檢查裝備”—外設和關鍵模塊“校準熱身”（Initialization & Calibration Phase）
4.1 為什么不能一醒就干活？
芯片此時雖然：
源穩(wěn)定
復位釋放
時鐘運行
但：
內存控制器還沒調好
IO電平還沒匹配
外設寄存器是默認值
總線仲裁還沒配置
緩存未開啟
模擬模塊未校準
直接運行高負載程序？風險極大。
4.2 初始化分兩個層面
可以分成兩大類：
1) 基礎功能初始化（Functional Init）-確保系統(tǒng)“能工作”。比如：
GPIO方向配置
串口波特率設置
中斷向量表設置
時鐘分頻參數設置
Cache使能
2) 精細校準（Calibration / Training）-確保系統(tǒng)“工作得對”。比如：
DDR時序訓練
PLL相位微調
ADC偏置校準
溫度補償
IO驅動強度匹配
4.3 先初始化基礎外設
圍繞電源管理模塊、I2C/SPI，展開講清楚。
1) 電源管理模塊（PMIC / 內部LDO）
系統(tǒng)需要確認：
電壓是否達標
是否存在電壓抖動
不同電源域是否正常
有些系統(tǒng)中：CPU還要通過I2C與外部PMIC通信，讀?。?/span>
電壓狀態(tài)
溫度狀態(tài)
過流保護信息
就像大樓確認：變壓器是否穩(wěn)定供電。
2) 通信接口初始化（I2C / SPI / UART）
這些是芯片對外的“神經接口”。必須配置：
時鐘頻率
數據位寬
主從模式
中斷方式
如果未初始化：
波特率不匹配
時鐘極性錯誤
數據邊沿采樣錯誤
結果就是：“雞同鴨講”。
4.4 最關鍵的模塊：DDR控制器訓練
這是初始化階段的核心技術之一。
為什么DDR必須訓練？
DDR運行頻率極高：
幾百 MHz 到幾 GHz
數據線上升沿寬度極窄
數據采樣窗口非常小。一點點時序偏差都會導致：
讀錯位
數據翻轉
系統(tǒng)崩潰
4.5 什么是 DQS 訓練？
DDR讀寫時：
數據線（DQ）
數據選通信號（DQS）
必須嚴格對齊。但問題是：
PCB走線長度不同
不同內存顆粒延遲不同
溫度影響傳播速度
所以芯片必須：在啟動時“測試不同延遲組合”，找到最佳采樣點。這叫：
Write Leveling
Read Training
DQS Gate Training
就像：電梯和電梯門必須完全同步，門提前關或晚關都會夾人。DDR控制器必須找到：“安全時間窗口中心點”。
4.6 模擬模塊為什么要校準？
模擬電路天生存在：
工藝偏差
溫度漂移
電壓波動
例如：
1) ADC校準
ADC有：
Offset誤差
Gain誤差
啟動時會：
采樣內部參考電壓
整補償參數
寫入校準寄存器
否則：測量誤差可能達到幾倍。
2) PLL校準
PLL可能需要：
微調電容陣列
調整壓控振蕩器參數
確保：
頻率精準
相位穩(wěn)定
4.7 IO驅動強度匹配
芯片IO連接到PCB。不同板子：
走線長度不同
負載不同
阻抗不同
初始化階段會設置：
Drive Strength（驅動強度）
Slew Rate（上升沿速度）
太強：電磁干擾大
太弱：信號邊沿不清晰
4.8 為什么說“校準是量身定制” ？
因為芯片雖然相同，但：
不同批次工藝略有差異
不同主板布局不同
不同DDR顆粒參數不同
不同溫度環(huán)境不同
所以：初始化不是固定答案，而是實時測試后決定。這就是“Training”的本質：用算法找最優(yōu)參數。
4.9 從系統(tǒng)角度看初始化
在 SoC 系統(tǒng)中，啟動流程通常是：
ROM代碼
↓
初始化最小串口
↓
初始化DDR
↓
把程序從Flash搬到DDR
↓
開啟Cache
↓
啟動操作系統(tǒng)
如果DDR沒訓練成功：系統(tǒng)直接卡死在啟動階段。
4.10 初始化階段的風險點
工程中常見問題：
DDR訓練邊界太窄 → 高溫死機
IO強度配置錯誤 → EMI超標
ADC未校準 → 傳感器誤讀
PMIC未確認 → 偶發(fā)重啟
這些問題往往：在實驗室不出現(xiàn)，在現(xiàn)場暴露。
4.11 從更底層理解這一階段
前面三步建立的是：
電能秩序
狀態(tài)秩序
時間秩序
第四步建立的是：信號秩序與物理匹配秩序。芯片不僅要“能運行”，還要“與物理世界對齊”。
|
層級
|
本質
|
|
總線層
|
建立通信規(guī)則
|
|
存儲層
|
確保高速讀寫正確
|
|
模擬層
|
消除工藝誤差
|
|
IO層
|
匹配外部環(huán)境
|
|
系統(tǒng)層
|
建立完整運行環(huán)境
|
一句話總結：初始化不是“設置參數”，而是“讓芯片適應現(xiàn)實世界”。
第五步：“開工干活”—加載程序，核心模塊正式運行（Boot & Execution Phase）
5.1 芯片什么時候才算“真正啟動” ？
當 CPU 開始執(zhí)行第一條屬于“用戶意圖”的指令時，芯片才算真正進入工作狀態(tài)。前面四步只是：為這一刻鋪路。
5.2 程序從哪里來？
芯片本身只是電路。它的“行為”來自：
固化在 ROM 中的代碼
外部 Flash 存儲器
eMMC / NAND
網絡加載（高端 SoC）
典型啟動鏈路如下：
Boot ROM（芯片內部）
↓
讀取外部Flash
↓
加載 Bootloader
↓
初始化DDR
↓
加載操作系統(tǒng)
↓
運行應用程序
5.3 Boot ROM：芯片的“本能程序”
每個芯片內部通常有一小段只讀存儲器（ROM）。它的功能：
決定從哪里加載程序
判斷啟動模式（正常/升級/恢復）
初始化最基礎外設
校驗外部程序合法性
這相當于：人類的“本能反射”。即便外部Flash壞了，Boot ROM仍然存在。
5.4 加載啟動程序（Bootloader）
Bootloader 是“第一階段管理者”。它負責：
初始化更復雜的硬件
配置DDR
建立內存映射
加載操作系統(tǒng)鏡像
校驗程序簽名（安全啟動）
在復雜SoC中，Bootloader可能分為：
第一階段（SPL）
第二階段（U-Boot）
安全監(jiān)控程序
5.5 CPU如何開始執(zhí)行代碼？
當復位釋放后：程序計數器（PC）會自動指向：固定的“復位向量地址”
例如：
0x00000000
或 0xFFFF0000
CPU從這里開始取第一條指令。這個過程叫：Fetch（取指）然后：
Decode（譯碼）
Execute（執(zhí)行）
Write Back（寫回）
循環(huán)往復。
5.6 多核系統(tǒng)如何啟動？
在現(xiàn)代 SoC 中：
不止一個 CPU 核心
還有 GPU
NPU
DSP
NoC（片上網絡）
啟動通常是：
1. 主核（Boot Core）先啟動
2. 初始化系統(tǒng)
3. 再釋放其他核心復位
4. 分配任務
就像：總控室先開門，再讓各部門依次上崗。
5.7 NoC（片上網絡）為什么重要？
在大型 SoC 中，模塊之間通過 NoC 連接。如果 NoC 未初始化：
CPU無法訪問內存
GPU無法訪問DDR
DMA無法傳輸數據
所以在啟動階段：必須先建立：
地址映射
總線仲裁
優(yōu)先級規(guī)則
5.8 芯片進入“正常運行態(tài)”意味著什么？
當：
時鐘切換完成
電壓進入目標檔位
外設全部ready
操作系統(tǒng)啟動
中斷開啟
芯片進入：Active State（工作態(tài)），這時：功耗達到正常水平，開始執(zhí)行真實業(yè)務。
5.9 為什么說“順序錯了就報廢” ？
這是電源時序設計的關鍵原則。
5.10 必須“先核心，后 IO”的原因
芯片內部通常有兩個電壓域：
Core 域（例如 0.8V ~ 1.2V）
IO 域（例如 1.8V / 3.3V）
如果 IO 先上電會發(fā)生什么？
當 IO 上電，外部設備可能輸出高電平信號。但此時：核心電路還沒供電。
問題來了：IO引腳內部存在：ESD 保護二極管
這些二極管連接到：
VDD_CORE
GND
如果 IO 為 3.3V，而 Core 仍是 0V，電流會通過 ESD 二極管：倒灌進核心電路。
5.11 什么是“倒灌電流” ？
電流路徑：外部3.3V → IO → ESD二極管 → Core電源網
這會導致：
非受控供電
局部過壓
電流過大
閂鎖效應
柵氧損傷
嚴重時：芯片永久燒毀。就像：大樓保安室還沒開門，外面的大貨車已經沖進院子，電梯、車庫、設備都沒準備好，系統(tǒng)直接癱瘓。
5.12 為什么是“先核心，后 IO” ？
因為：核心電路必須先建立：
電壓基準
地參考
偏置電流
這樣當 IO 上電時：ESD二極管處于正常狀態(tài)，不會產生危險電流。
5.13 工程中的電源時序圖
理想順序：
Core電壓上升
↓
穩(wěn)定
↓
IO電壓上升
↓
穩(wěn)定
↓
釋放復位
↓
啟動程序
很多芯片手冊中都會寫：電源上電時序必須滿足 X ms 延遲關系。違反可能：
不可恢復損傷
保修失效
5.14 從物理層看“報廢”的本質
報廢通常源于：
柵氧擊穿
金屬遷移
閂鎖
過熱熔斷
這些是物理損傷，無法通過軟件修復。
5.15 完整啟動流程的最終邏輯閉環(huán)
|
步驟
|
建立的秩序
|
|
AON上電
|
電源安全
|
|
復位清零
|
狀態(tài)確定
|
|
啟動時鐘
|
時間節(jié)奏
|
|
初始化校準
|
信號匹配
|
|
加載程序
|
意圖執(zhí)行
|
最后這一步的本質是：把“物理秩序”轉化為“功能秩序”。
芯片啟動不是“按開機鍵”。而是：從混沌的電子運動 → 構建出可控的數字文明。如果順序錯了，電子會變成“野獸”；如果順序正確，它們就變成“計算工具”。
參 考：
1.半導體的失效模式和失效機理_深圳市易瑞來科技股份有限公司
2.Not all overvoltage tolerant GPIOs are the same – Sofics – Solutions for ICs
3.DDR Calibration Stages - 知乎
4.DDR Technology Research 003
5.AN-2011: AD7606B: Advanced Features Enabled in Software Mode and System Level Benefits | Analog Devices
6.Techniques For Glitch Free Clock Switching (MUX) - EE Times
7.IEEE Xplore Full-Text PDF:
8.What is "Startup Time" (1) <Overview>｜Oscillation Circuit Evaluation Methods｜Products｜NDK - NIHON DEMPA KOGYO CO., LTD.
9.Synchronous and asynchronous reset | PDF
10.Practical Guide to Watchdog Timers in Embedded Systems
11.Power-On Reset and Related Supervisory Functions | Analog Devices
12.電源門控單元和器件 - luckylan - 博客園
京公網安備11010802046783號
