1、核心定義與背景
GAAFET 是一種柵極完全包裹溝道（四周）的晶體管架構(gòu)。它是 FinFET（鰭式場效應(yīng)晶體管）的自然演進。
主要目的：在 5nm 以下的技術(shù)節(jié)點，傳統(tǒng) FinFET 性能開始受限且物理縮減變得極其困難。GAAFET 通過提供更強的靜電控制能力，解決了短溝道效應(yīng)和漏電問題。
應(yīng)用領(lǐng)域：AI 加速器、旗艦移動 SoC、高性能 CPU/GPU 以及汽車級芯片。
3、主要變體與廠商術(shù)語
各半導(dǎo)體巨頭對 GAAFET 的實現(xiàn)方式和命名各有側(cè)重：
Nanosheet FET (納米片)：目前最主流的實現(xiàn)方式，由 臺積電 (TSMC) 和 IBM 推廣。
MBCFET (多橋通道 FET)：三星 (Samsung) 對其納米片技術(shù)的專有稱呼，已在 3nm 節(jié)點投入量產(chǎn)。
RibbonFET ：英特爾 (Intel) 的專用術(shù)語，在 Intel 20A 和 Intel 18A 節(jié)點引入。
4、關(guān)鍵技術(shù)優(yōu)勢
靜電控制：柵極四面包裹溝道，最大限度減少了亞閾值擺幅和關(guān)閉狀態(tài)下的漏電。
設(shè)計靈活性：納米片的寬度可以自由調(diào)節(jié)。寬納米片提供更強驅(qū)動電流（高性能），窄納米片則更省電。
電壓縮放 (Vdd Scaling)：由于控制力強，芯片可以在更低電壓下穩(wěn)定工作，大幅降低功耗。
持續(xù)縮減尺寸：它使制程節(jié)點能夠突破 3nm 甚至更低，繼續(xù)維持摩爾定律的有效性。
5、制造挑戰(zhàn)
納米片釋放 (Sheet Release)：需要精準(zhǔn)蝕刻掉硅鍺（SiGe）支撐層而不損傷硅溝道，工藝難度極大。
內(nèi)側(cè)間隔物 (Internal Spacers)：在微小的堆疊層間精確控制寄生電容。
良率壓力：對 EUV 光刻、選擇性外延生長和原子層沉積（ALD）的精度要求極高。
6、技術(shù)路線圖與里程碑
2022年：三星宣布開始量產(chǎn) 3nm MBCFET，成為全球首家商用 GAAFET 的廠商。
2025年-2026年：英特爾已量產(chǎn) RibbonFET (18A)；臺積電計劃在 N2 (2nm) 節(jié)點正式轉(zhuǎn)向 Nanosheet 架構(gòu)。
2027年及以后：業(yè)界將探索 CFET (互補晶體管)，即 N 型和 P 型晶體管進行垂直堆疊，目標(biāo)是進入 sub-1nm 時代。
Report cover：
免責(zé)聲明：作者尊重知識產(chǎn)權(quán)、部分圖片和內(nèi)容來源于公開網(wǎng)絡(luò)，版權(quán)歸原撰寫發(fā)布機構(gòu)所有，如涉及侵權(quán)，請及時聯(lián)系刪除。
Reference:
1.TEL IR day
2.SemiWiki.com Industry Wiki
3.Intel
京公網(wǎng)安備11010802046783號
