中文字幕一级黄色A级片|免费特级毛片。性欧美日本|偷拍亚洲欧美1级片|成人黄色中文小说网|A级片视频在线观看|老司机网址在线观看|免费一级无码激情黄所|欧美三级片区精品网站999|日韩av超碰日本青青草成人|一区二区亚洲AV婷婷

一、TSV 三維封裝技術(shù)的發(fā)展及現(xiàn)狀

隨著半導(dǎo)體產(chǎn)業(yè)的發(fā)展，電子器件的體積逐步減小，功能日益強(qiáng)大，成本也越來(lái)越低，極大地促進(jìn)了電子產(chǎn)品在日常生活和生產(chǎn)中的廣泛應(yīng)用。

反過(guò)來(lái)，電子器件的廣泛應(yīng)用，如物聯(lián)網(wǎng)、智能終端、工業(yè)智能化的興起，又對(duì)電子器件的高密度集成、多功能化和低功耗提出了更進(jìn)一步的要求。

在摩爾定律時(shí)代，芯片尺寸的縮小是通過(guò)縮小線寬來(lái)實(shí)現(xiàn)的。而近年來(lái)，芯片線寬的縮小似乎已經(jīng)進(jìn)入了一個(gè)瓶頸，芯片在平面上的尺寸縮小變得非常困難。實(shí)現(xiàn)多功能集成的片上系統(tǒng)（SoC，System on Chip）也面臨著尺寸擴(kuò)大、互連太長(zhǎng)而導(dǎo)致的諸多問(wèn)題。

為了進(jìn)一步滿足多功能化和高密度集成的要求，突破芯片尺寸的瓶頸，業(yè)內(nèi)開(kāi)始從封裝方面尋求解決的辦法，各種先進(jìn)封裝技術(shù)也因此應(yīng)運(yùn)而生，包括系統(tǒng)性封裝（SiP，System in Package）、扇出型晶圓級(jí)封裝（FOWLP，F(xiàn)an-Out Wafer Level Packaging）、晶圓級(jí)封裝(WLCSP ，Wafer Level Chip Scale Packaging)、扇出型封裝（InFO，Integrated Fan-Out）以及硅通孔（TSV，Through Silicon Via）三維封裝技術(shù)等，如圖所示。

這些先進(jìn)封裝技術(shù)的運(yùn)用，可使芯片能夠在不改變?cè)芯€寬的基礎(chǔ)上，進(jìn)一步減小體積、縮短互連、提升性能以及降低功耗。

TSV 三維封裝是通過(guò) TSV 實(shí)現(xiàn)垂直方向多芯片互連的一種封裝技術(shù)，具有互連線短、集成密度高、功耗低等優(yōu)點(diǎn)，是最有望實(shí)現(xiàn)“超越摩爾”（More than Moore）戰(zhàn)略的封裝解決方案，也是先進(jìn)封裝領(lǐng)域的研究熱點(diǎn)之一。

如圖所示，在傳統(tǒng)的二維封裝中，裸片與裸片之間的連接路徑要經(jīng)過(guò)打線鍵合、導(dǎo)線架甚至PCB布線等，距離很長(zhǎng)，而在TSV三維封裝中，裸片之間的連接只要通過(guò)上下層的TSV或轉(zhuǎn)接板上的再布線層（RDL，Redistribution Layer）就能實(shí)現(xiàn)。

TSV三維封裝突破了平面集成的限制，顯著的縮短了互連長(zhǎng)度，進(jìn)而降低了互連線上損失的功耗，降低了信號(hào)的RC延時(shí)，能大幅提高芯片的集成度和性能。

雖然TSV技術(shù)近年來(lái)才成為研究的熱點(diǎn)，但是硅通孔概念的雛形在1956年就已經(jīng)出現(xiàn)。晶體管的發(fā)明者之一William Shockley在專利中提到了在晶圓上制作深通孔（deep pits）用以使信號(hào)從晶圓的一面?zhèn)鬏數(shù)搅硪幻妗?/span>

“Through silicon via” 這個(gè)術(shù)語(yǔ)則由Sergey Savastiouk在文章中最先提出。第一次將TSV技術(shù)用于量產(chǎn)商業(yè)化產(chǎn)品當(dāng)中的是惠普公司，其在1976年發(fā)布的單片微波集成電路（MMIC）產(chǎn)品中首次使用了貫穿IC芯片的通孔技術(shù)來(lái)實(shí)現(xiàn)接地，但這款產(chǎn)品中的TSV并不是用來(lái)實(shí)現(xiàn)三維封裝。業(yè)界普遍認(rèn)為，第一個(gè)量產(chǎn)的TSV三維封裝產(chǎn)品是東芝公司2008年生產(chǎn)的圖像傳感器，該傳感器使用了芯片上的通孔將傳感芯片上的信號(hào)引出到背面的基板。

TSV三維封裝的應(yīng)用也越來(lái)越廣泛，其應(yīng)用領(lǐng)域包括微機(jī)電系統(tǒng)（MEMS，Microelectromechanical Systems）、CMOS圖像傳感器（CIS，CMOS Image Sensor）、現(xiàn)場(chǎng)可編程邏輯陣列（FPGA，F(xiàn)ield Programmable Gate Array）、高帶寬內(nèi)存（HBM，High Bandwith Memery）等，如圖所示。

下圖是YOLE預(yù)測(cè)在接下來(lái)幾年，先進(jìn)封裝在不同行業(yè)應(yīng)用增長(zhǎng)情況：

 

二、TSV三維封裝技術(shù)的分類及優(yōu)缺點(diǎn)

TSV三維封裝技術(shù)通常分為兩類，一類是3D封裝，即通過(guò)微凸塊（microbump）和硅通孔連接上下層芯片，將多顆有源芯片在垂直方向上堆疊，如圖（a）所示。

3D封裝集成的可以是同質(zhì)芯片，比如多個(gè)快速閃存芯片的堆疊，也可以是異質(zhì)芯片，比如邏輯芯片、存儲(chǔ)芯片、RF芯片等集成一體形成系統(tǒng)。

另一類是2.5D封裝，即在無(wú)源的轉(zhuǎn)接板上排列多種同質(zhì)或異質(zhì)芯片，通過(guò)RDL和微凸塊實(shí)現(xiàn)各芯片間的電氣連接，并通過(guò)轉(zhuǎn)接板上的TSV將電源/信號(hào)引入轉(zhuǎn)接板背面，與封裝基板相連，如圖（b）所示。

TSV 3D封裝和2.5D封裝有各自的優(yōu)勢(shì)和缺點(diǎn)，適合于不同的制備工藝和應(yīng)用領(lǐng)域。

3D封裝通過(guò)TSV垂直連接多層芯片，可以實(shí)現(xiàn)芯片之間的最短連接。顯然，在目前的先進(jìn)封裝技術(shù)當(dāng)中，它具有最高的集成密度、最小的體積、最低的功耗、最小的RC延時(shí)，為芯片設(shè)計(jì)者和制造商所青睞。

但是，3D封裝目前面臨的問(wèn)題同樣很突出。

(1)散熱問(wèn)題

3D封裝集成密度高，封裝中多個(gè)有源芯片緊密堆疊，熱量集中，非常不利于散熱，容易導(dǎo)致芯片結(jié)溫過(guò)高。

(2)熱機(jī)械可靠性問(wèn)題

堆疊的各芯片之間由于熱膨脹系數(shù)不同、溫度不同會(huì)產(chǎn)生應(yīng)力，連接芯片之間的微凸塊上會(huì)形成高應(yīng)力點(diǎn)，容易產(chǎn)生失效。另外，TSV本身也會(huì)產(chǎn)生應(yīng)力，影響周圍晶體管的性能。

(3)良率問(wèn)題

3D封裝工藝復(fù)雜，很多技術(shù)還不完全成熟，如晶圓減薄、薄晶圓持拿、TSV電鍍等，因此，相對(duì)于傳統(tǒng)封裝來(lái)說(shuō)，制造良率不高。

(4)設(shè)計(jì)軟件開(kāi)發(fā)

與3D結(jié)構(gòu)相應(yīng)的電子設(shè)計(jì)自動(dòng)化（EDA，Electronics Design Automation）軟件還未普及，目前絕大多數(shù)EDA軟件都只適用于二維結(jié)構(gòu)。

(5)相關(guān)產(chǎn)業(yè)鏈還不成熟

例如，缺乏成熟的測(cè)試方法和設(shè)備，需要已知合格芯片（KGD，Know Good Die）供應(yīng)商的整合等。

2.5D封裝采用帶TSV的無(wú)源轉(zhuǎn)接板來(lái)承載有源芯片，雖然在減小互連長(zhǎng)度、提高集成密度方面略遜于3D封裝，但其獨(dú)特的優(yōu)勢(shì)使得2.5D封裝能緩解上述問(wèn)題，成為目前最切實(shí)可行的三維封裝方案。

與3D封裝相比，其優(yōu)勢(shì)包括：

（1）能緩解芯片內(nèi)部的熱應(yīng)力

首先，搭載的有源芯片中并不需要有TSV，硅轉(zhuǎn)接板中雖然有TSV，但是沒(méi)有晶體管，不存在TSV應(yīng)力對(duì)晶體管影響的問(wèn)題。其次，轉(zhuǎn)接板在有源芯片和封裝基底之間，能緩解有源芯片與封裝基底之間的熱失配，減小熱應(yīng)力。

（2）降低熱量累積

2.5D封裝的結(jié)構(gòu)避免了有源芯片的堆疊，減小了熱流密度，且無(wú)源的硅轉(zhuǎn)接板可以增加熱量在芯片內(nèi)水平方向的傳導(dǎo)，增強(qiáng)芯片的散熱，降低芯片熱集中點(diǎn)的溫度。

（3）設(shè)計(jì)和集成的方式更靈活

3D封裝中，堆疊的芯片通常要求采用統(tǒng)一的設(shè)計(jì)標(biāo)準(zhǔn)和工藝標(biāo)準(zhǔn)（包括線寬、節(jié)距等），避免堆疊的不匹配，而2.5D封裝中，可以將不同功能、不同生產(chǎn)商生產(chǎn)的不同標(biāo)準(zhǔn)的芯片集成在一起。

（4）與現(xiàn)有IC工藝及封裝工藝兼容性好

2.5D封裝中，承載的有源芯片可以是現(xiàn)有的普通芯片，不需打TSV孔，也不需另行設(shè)計(jì)。管殼的封裝也可使用現(xiàn)有的倒裝焊技術(shù)。在布線設(shè)計(jì)時(shí)，可將芯片及轉(zhuǎn)接板RDL布線當(dāng)做二維平面來(lái)看待，使用現(xiàn)有的EDA軟件。

（5）封裝方案可移植性好

3D封裝方案需要根據(jù)不同的應(yīng)用，對(duì)有源芯片進(jìn)行重新設(shè)計(jì)，而一套成熟的2.5D轉(zhuǎn)接板集成封裝技術(shù)可很容易的移植到不同的應(yīng)用上，只要將轉(zhuǎn)接板的 RDL布線重新做設(shè)計(jì)，不需要對(duì)搭載的有源芯片做改動(dòng)，可大大節(jié)省開(kāi)發(fā)的時(shí)間和成本。

 

三、先進(jìn)封裝的應(yīng)用

2.5D轉(zhuǎn)接板集成和3D封裝各有優(yōu)勢(shì)和劣勢(shì)，選擇哪種集成方式需要根據(jù)相應(yīng)工藝、搭載芯片類型等具體考慮。

例如，AMD公司在選擇新一代的三維封裝顯卡架構(gòu)時(shí)，可能的選擇有完全的3D堆疊，將顯存直接堆疊在顯卡核心芯片XPU（GPU或CPU）上，如圖（a）；或者2.5D封裝，通過(guò)硅轉(zhuǎn)接板將XPU與顯存集成，如圖（b）。

顯然，前一種方案能實(shí)現(xiàn)互聯(lián)更短，面積更小，但是最終AMD選擇的是硅轉(zhuǎn)接板集成方案。這樣選擇的可能是出于降低風(fēng)險(xiǎn)的目的。首先，要在XPU上堆疊顯存，就必須在其上制作 TSV孔，這樣需要對(duì)XPU的架構(gòu)及工藝進(jìn)行重新設(shè)計(jì)，加大了開(kāi)發(fā)的風(fēng)險(xiǎn)和成本。其次，顯存和XPU的功耗都不低，且其本身的28納米工藝也存在著發(fā)熱量巨大的問(wèn)題，因此3D堆疊可能會(huì)導(dǎo)致非常嚴(yán)重的熱問(wèn)題，影響器件的可靠性和性能。而2.5D封裝不需要對(duì)現(xiàn)有芯片進(jìn)行改變，可直接使用現(xiàn)成的KGD，保證良率。

同時(shí)，硅轉(zhuǎn)接板對(duì)熱源進(jìn)行了分散，緩解了各部件的熱失配問(wèn)題。另外，在硅轉(zhuǎn)接板上，XPU和顯存的連接路徑雖比3D堆疊長(zhǎng)一些，但是比起獨(dú)立封裝或者打線鍵合來(lái)說(shuō)還是有了巨大的改進(jìn)。因此，硅轉(zhuǎn)接板2.5D封裝是一種比較穩(wěn)妥的解決方案。

下圖是關(guān)于封裝的發(fā)展展望，可以預(yù)見(jiàn)接下來(lái)的幾年，先進(jìn)封裝技術(shù)將得到質(zhì)的飛躍，且封裝形式也會(huì)越來(lái)越多樣。

后續(xù)的文章將介紹更多先進(jìn)封裝的細(xì)節(jié)，這篇關(guān)于先進(jìn)封裝簡(jiǎn)單的介紹就就到這兒，歡迎關(guān)注《半導(dǎo)體全解》，后續(xù)將會(huì)介紹更多半導(dǎo)體的知識(shí)！

 

參考文獻(xiàn)：

(1)羅江波 高性能硅轉(zhuǎn)接板的系統(tǒng)設(shè)計(jì)及集成制造方法研究[D].

(2)吳道偉 高密度2.5D_TSV轉(zhuǎn)接板關(guān)鍵技術(shù)研究[D].

(3)©Yole Intelligence 2024 High End Performance Packaging 2024

www.yolegroup.com[C].

(4)閔球 三維封裝集成電路中的電熱特性分析研究[D].

(5)龍致遠(yuǎn) 電子互連微孔金屬化方法及機(jī)理研究[D].